多層陶瓷電容器常長壽命電解電容見小缺陷的規避要領

因其小尺寸、低等效串聯電阻（ESR）、低本錢、高靠得住性和高紋波電流本領，多層陶瓷 （MLC） 電容器在電源電子產物中變得極為普遍。一般而言，它們用在電解質電容器 leiu 中，以加強系統機能。對比利用電解電容器鋁氧化絕緣質料時相對介電常數為 10 的電解質，MLC 電容器擁有高相對介電常數質料 （2000-3000） 的優勢。這一差別很重要，因為電容直接與介電常數相關。在電解質的正端，配置板隔斷的氧化鋁厚度小于陶瓷質料，從而帶來更高的電容密度。

溫度和 DC 偏壓變革時，陶瓷電容器介電常數不不變，因此我們需要在設計進程中領略它的這種特性。高介電常數陶瓷電容器被分別為 2 類。圖 1 顯示了如何故 3 位數描寫要領來對其分類，諸如：Z5U、X5R 和 X7R 等。譬喻，Z5U 電容器額定溫度值范疇為 +10 到 +85o C，其變革范疇為 +22/–56%。再不變的電介質也存在必然的溫度電容變革范疇。

圖 1 ：2類電介質利用 3 位數舉辦分類。留意調查其容差！

當我們研究偏壓電容依賴度時，環境變得越發糟糕。圖 2 顯示了一個 22 uF、6.3伏、X5S 電容器的偏壓依賴度。我們經常會把它用作一個 3.3 伏負載點 （POL） 穩壓器的輸出電容器。3.3 伏時電容低落 25%，導致輸出紋波增加，從而對節制環路帶寬發生龐大影響。假如您曾經在 5 伏輸出時利用這種電容器，則在溫度和偏壓之間，電容低落達 60% 之多，而且由于 2：1 環路帶寬增加，大概發生一個不不變的電源。很多陶瓷電容器廠商都沒有具體說明這一問題。

圖 2：留意電容所施加偏壓變革而低落

陶瓷電容器的第二個潛在缺陷是，它們具有相對較小的電容和低ESR。在頻域和時域中，這會帶來一些問題。假如它們被用作某個電源的輸入濾波電容器，則它們很容易隨輸入互連電感諧振，形成一個我們在《電源設計小貼士 3》（？contentId=53863 ）和《電源設計小貼士 4》（？contentId=53864 ）中接頭的振蕩器。要想知道是否存在潛在問題，可將寄生互連電感估算為每英寸 15 nH，然后按照這兩篇文章先容的要領把濾波輸出阻抗與電源輸入電阻舉辦比擬。第二個潛在問題存在于時域中，我們可在以太網電源 （POE） 等系統中看到它們的蹤影。

在這些系統中，電源通過大互連電感毗連至負載。負載通過一個開關實現開啟，并大概會利用陶瓷電容器構建旁路。這種旁路電容器和互連電感可以形成一個高 Q諧振電路。由于負載電壓振鈴可以高達電源電壓的兩倍，因此在負載下封鎖開關會形成一個過電壓狀態。這會引起意外電路妨礙。譬喻， 電解電容，在 POE 中，負載組件的額定電壓變革可以高達電源額定電壓的兩倍。

第三個潛在缺陷的原因是陶瓷電容器為壓電式。也就是說，當電容器電壓變革時，其物理尺寸改變，從而發生可聽見的噪聲。譬喻，我們將這種電容器用作輸出濾波電容器時（存在大負載瞬態電流），可能在“綠色”電源中，其在輕負載狀態下進入突發模式。這種問題的變通辦理方案如下：

· 轉而利用更低介電常數的陶瓷質料，譬喻：COG 等。

· 利用差異的電介質，譬喻：薄膜等。

· 利用加鉛和外貌貼裝技能 （SMT） 組件，可細密貼合印制線路板 （PWB）。

· 利用更小體積器件，低落電路板應力。

· 利用更厚組件，低落施加電壓應力和物理變形。

SMT陶瓷電容器存在的另一個問題是，在PWB彎曲時，由于電容器和 PWB 之間存在的熱膨脹系數 （TCE） 錯配， 鋁電解電容，它們的軟焊討論往往會裂開。您可以采納一些防范法子來淘汰這種問題的產生：

· 封裝尺寸限制為 1210。

· 使電容器遠離高曲率地域，譬喻：拐角區等。

· 使電容器朝向電路板短偏向。

· 使電路板安裝點遠離邊角。

· 在所有裝配進程均留意大概呈現的電路板彎曲。

總之，假如您留意其存在的一些小缺點，則對比電解電容器，多層陶瓷電容器擁有低本錢、高靠得住性、長命命和小尺寸等優勢。它們具有很是寬的電容容差范疇，因此您需要對其溫度和偏壓變革范疇內的機能舉辦評估。它們均為壓電式，其意味著它們會在有脈沖電流的系統中發生可聽見的噪聲。最后，它們很容易呈現割裂，因此我們必需采納防范法子來淘汰這一問題的產生。所有這些問題都有相應的辦理步伐。因此，MLC 電容器仍會變得越來越受接待。