如何制止PCB設計限150UF 6.3V制D類放大器機能？

　　假如沒有遵循一些根基的機關指南，PCB設計將會限制D類放大器的機能或低落其靠得住性。下面描寫了D類放大器一些好的PC板機關實踐履歷?；厥諑в袃蓚€BTL輸出的STA517B（每通道175瓦）數字功率放大器作為典型，但對所有的D類放大器而言，其根基觀念是一致的。

　　圖1：立體聲BTL D類功率放大器道理圖

　　地平面

　　精采的地平面是優質D類放大器機關的要害。假如大概應將電路板的底層作為一個專有的地平面，完整的地平面可以提供最佳機能和最靠得住的設計。假如你不得不在電路板的底層布信號線或電源走線，須盡大概的短。假如須要，為了使底層走線短間隔，應將走線引回到電路板的頂層，從而制止在底層長間隔走線。

　　操作過孔將電路板的頂層器件與電路板底層的地平面毗連?？墒?，過孔仍會堵塞電流回流到地平面， 電容，因此須機動的利用這些過孔。

　　直接在放大器之下的區域須敷銅。假如放大器在其封裝的底部有一個裸露的焊盤或插件，那么IC必需焊接到放大器下放的地， 1000UF 6.3V，如此可以作為放大器的扇熱區。在這種環境下，地必需從IC正下偏向雙方引出，這樣可以確保其裸露。放大器下面的地須打上很多過孔，通過過孔向電路板的底層扇熱，因此它還可以作為一個扇熱區域。

　　放大器的正下方是不發起走信號線的。須打幾個過孔和地平面相連以確保所有器件互相之間的地參考點有一個直接和低阻抗的路徑。這對輸出濾波器是尤為重要的。所有的濾波地必需有一個直接路徑回流到放大器正下方的地平面。

　　電源旁路電容

　　為確保不變性及抑制噪聲和串擾，對電源加旁路電容長短常重要的。放大器的輸出級接收了大量的電流，且開關行動迅速。當輸出開關行動時，旁路電容和放大器電源輸入引腳之間的寄生電感會發生很大的毛刺，因此寄生電感必需保持盡大概的小。為了能在放大器功率級減小雜散電感和旁路電容之間諧振的影響，須在每個電源輸入管腳需利用一個100nF的電容與1uF的電容并聯。

　　100nF的電容必需和IC盡大概的接近（凡是不高出2毫米）。并且，如圖1所示，旁路電容必需和IC在同一層，以便減小總路徑長（和雜散電感）。1uF的電容須依次安排，和100nF電容緊靠在一起。

　　圖2：操作電路板的底層為100nF電容舉辦地毗連，如此將明明的增加總走線長且對電路板機能會發生不良影響。

　　還需回收概略積壓能電容在放大器的電源輸入舉辦去耦。概略積壓能電容的容值依賴于放大器所要求的電流量。概略積壓能電容須和放大器以及電源管腳星形毗連，且必需和放大器盡大概的接近（抱負環境是小于30毫米）。

　　圖3：100nF旁路電容須緊靠IC安排。

　　圖4：1uF電容需安排在100nF電容之后，通過過孔將1uF電容和電路板底層的地平面毗連。