PCB機關時如何擺放及安裝去耦電容

數字電路輸出高電平時從電源拉出的電流Ioh和低電平輸出時灌入的電流Iol的巨細一般是差異的，即：Iol>Ioh。以下圖的TTL與非門為例說明尖峰電流的形成：

圖1 TTL與非門

輸出電壓如右圖(a)所示，理論上電源電流的波形如右圖(b)，而實際的電源電流保險如右圖(c)。由圖(c)可以看出在輸出由低電平轉換到高電平時電源電流有一個短暫而幅度很大的尖峰。尖峰電源電流的波形隨所用器件的范例和輸出端所接的電容負載而異。

發生尖峰電流的主要原因是：

輸出級的T3、T4管短設計內同時導通。在與非門由輸出低電平轉向高電平的進程中，輸入電壓的負跳變在T2和T3的基極回路內發生很大的反向驅動電流，由于T3的飽和深度設計得比T2大，反向驅動電流將使T2首先離開飽和而截至。T2截至后，其集電極電位上升，使T4導通。但是此時T3還未離開飽和，因此在極短得設計內T3和T4將同時導通，從而發生很大的ic4，使電源電流形成尖峰電流。圖中的R4正是為了限制此尖峰電流而設計。

低功耗型TTL門電路中的R4較大，因此其尖峰電流較小。當輸入電壓由低電平變為高電平時，與非門輸出電平由高變低，這時T3、T4也大概同時導通。但當T3開始進入導通時，T4處于放大狀態，兩管的集-射間電壓較大，故所發生的尖峰電流較小，對電源電流發生的影響相對較小。

發生尖峰電流的另一個原因是負載電容的影響。與非門輸出端實際上存在負載電容CL，當門的輸出由低轉換到高時，電源電壓由T4對電容CL充電，因此形成尖峰電流。

當與非門的輸出由高電平轉換到低電平時，電容CL通過T3放電。此時放電電流不通過電源，故CL的放電電流對電源電流無影響。

尖峰電流的抑制要領：

1、在電路板布線上采納法子，使信號線的雜散電容降到最小;

2、另一種要領是設法低落供電電源的內阻，使尖峰電流不至于引起過大的電源電壓顛簸;

3、凡是的作法是利用去耦電容來濾波，一般是在電路板的電源進口處放

一個1uF～10uF的去耦電容，濾除低頻噪聲;在電路板內的每一個有源器件的電源和地之間安排一個0.01uF～0.1uF的去耦電容(高頻濾波電容)，用于濾除高頻噪聲。濾波的目標是要濾除疊加在電源上的交換滋擾，但并不是利用的電容容量越大越好，因為實際的電容并不是抱負電容， 4.7uf 100v，不具備抱負電容的所有特性。

去耦電容的選取可按C=1/F計較，個中F為電路頻率，即10MHz取0.1uF，100MHz取0.01uF。一般取0.1~0.01uF均可。

安排在有源器件傍的高頻濾波電容的浸染有兩個，其一是濾除沿電源傳導過來的高頻滋擾，其二是實時增補器件高速事情時所需的尖峰電流。所以電容的安排位置是需要思量的。

實際的電容由于存在寄生參數， 鋁電解電容，可等效為串聯在電容上的電阻和電感，將其稱為等效串聯電阻(ESR)和等效串聯電感(ESL)。這樣，實際的電容就是一個串聯諧振電路，其諧振頻率為(圖2)：

圖2 諧振頻率

實際的電容在低于Fr的頻率泛起容性，而在高于Fr的頻率上則泛起感性，所以電容更象是一個帶阻濾波器。

10uF的電解電容由于其ESL較大，Fr小于1MHz，對付50Hz這樣的低頻噪聲有較好的濾波結果，對上百兆的高頻開關噪聲則沒有什么浸染。

電容的ESR和ESL是由電容的布局和所用的介質抉擇的，而不是電容量。通過利用更大容量的電容并不能提高抑制高頻滋擾的本領，同范例的電容，在低于Fr的頻率下，大容量的比小容量的阻抗小，但假如頻率高于Fr，ESL抉擇了兩者的阻抗不會有什么區別。

電路板上利用過多的大容量電容對付濾除高頻滋擾并沒有什么輔佐，出格是利用高頻開關電源供電時。另一個問題是，大容量電容過多，增加了上電及熱插拔電路板時對電源的攻擊，容易引起如電源電壓下跌、電路板接插件打火、電路板內電壓上升慢等問題。

PCB機關時去耦電容擺放

對付電容的安裝，首先要提到的就是安裝間隔。容值最小的電容，有最高的諧振頻率，去耦半徑最小，因此放在最接近芯片的位置。容值稍大些的可以間隔稍遠，最外層安排容值最大的?？墒?，所有對該芯片去耦的電容都只管接近芯片。

下面的圖3就是一個擺放位置的例子。本例中的電容品級大抵遵循10倍品級干系。

圖3 電容位置擺放