高動態范疇的330UF 50V電容丈量電路

摘要：本文先容了一款電容檢測電路(CDC)，個中給出了一種基于電荷轉移型AFE，在寬待測電容范疇下針對差異巨細的電容舉辦粗測和細測兩次丈量以得到最佳丈量值的粗細測迫近型AFE，并為此設計了一種布局簡樸有效的節制時序以及對應的邏輯電路和針對得到的ADC輸出值設計的可編程除2電路。同時，為了將AFE和ADC隔分開來，提出了AFE和ADC的匹配中間級布局（高精度跟從器）。

0   引言

電容數字轉換器是專為鼓勵電容式觸摸傳感器設計,具有低功耗、高集成度、高精度丈量的特點,已成為消費電子規模中電容傳感器應用的主流產物。跟著的工藝和技能的不絕成長，電容的巨細在不絕減小，這令對電容的檢測發生了必然的難度，基于這樣的近況，我們設計了一款具有轉換精度高(轉換有效位數為11-bits)，電容檢測范疇(電容檢測為1 fF~2 pF)寬，電容速率為400 μs的電容檢測電路(CDC)。

1   系統整體設計

本設計的頂層電路如圖1所示，為本作品CDC總體框架布局，片內發生基準和時鐘，骨干布局為AFE和ADC，舉辦輸入電容至數字量的轉換后，由輸出寄存器舉辦簡樸的DSP，然后輸出數字量至片外。

圖1 CDC系統頂層電路（*標志的寄生電容賠償電路僅逗留在前仿/道理驗證階段）

2   高速電荷轉移型-粗細測AFE設計

2.1 AFE整體電路先容

圖2 電路道理圖

本文提出的電路是一種將微弱電容值轉換為數字量的集成電容丈量電路，該電路是基于電荷守恒提出的電容丈量道理如圖2所示，其創新處在于節制時序、模仿前級電路布局、以及節制算法。

該電路由模仿前級電路（AFE）、ADC、輸出移位寄存器和節制邏輯電路四個部門構成，模仿前級電路用于將輸入的待測電容的電容值線性對應地轉換成一個可供ADC丈量的電壓值，其由若干個電容、運放、MOS管、電壓跟從器、反相器、以及MOS管開關構成。

個中，所用到的運放是一個低失調電壓的一級運放，Coffset是一個用于在校正進程中存儲運放的輸出失調電壓的皮法電容，Vref是外部引入的參考電壓，Cy是用于收集電荷的電容。電壓跟從器回收一級或二級布局，用于斷絕ADC和AFE，并提供阻抗匹配。

模仿前級電路中心的電流鏡布局回收1:1的寬長比，用于將流過左端補給至Cx的電荷復制到右端的Cy，電流鏡右端為2個溝通布局的電路并聯，差異之處在于反相器的輸入為A[0]至A[M-1]. A[M-1:0]是由節制邏輯電路發生的，用于節制流入到Cy的電荷的增益倍數，是一個2位的數字信號。

整個電路一共用到7個開關，個中S3節制的是片外的任意形式開關，剩余的6個開關為片內的MOS管開關，它們的浸染簡述如下：

S1：節制模仿前級電路電路初始化

S2：連通片外與片內電路的節制信號

S3：節制片外待測電容Cx是否接入

模仿前級電路左方框內的電容Cx是片外的待測電容，S3是一個受控與節制邏輯的開關，Cpara是片表里Pad的寄生電容。

2.2 粗細測時序設計先容

圖3 開關狀態圖：(a)初始態 (b)停當態 (c)接入待測電容 (d)調解增益檔位

AFE運行時需要頻繁地舉辦開關懷換，可總結為以下4個步調，4個步調對應的開關狀態如圖圖3(a)(b)(c)(d)所示。以下參照時序圖和電路道理圖給出各個時間點電路舉辦的行動。

T0：將A設為(11)2， 10UF 16V，開始舉辦電容值丈量。  

T1：電路初始化，運放同相輸入端的反饋環路斷開、反相輸入端的反饋環路接通，運放的失調電壓Voffset被生存至Coffset，Cy被初始為Vref，ADC的反相輸入端一連收羅接入待測電容之前的AFE輸出電壓。

T2：將芯片的丈量引腳導通，斷開用于初始化的開關，此時運放的反相輸入電壓為Voffset，抵消了運放的失調電壓。同時將寄生在Pad和外部連線的等效寄生電容充電至Vref。

T3:斷開ADC的反相輸入端，此時已經將接入待測電容前的AFE輸出電壓生存到ADC的反相輸入端，記為VN。

T4：接入待測電容，運放的同相輸入端被拉低，節制推挽級增補電荷。同時，電流鏡將M倍的電荷注入到Cy，期待電路不變后，Cy的上極板電壓VP被生存到ADC的同相輸入端，ADC開始轉換VP-VN的值。

T5：第一次收羅完成，ADC的輸出值為D1，假設ADC的最大輸出值為Dmax，假如D1＞Dmax/2，則A變為（01）。假如D1＜Dmax/2，則A穩定。

T6：再舉辦一次T1至T4，得到ADC第二次的輸出D2，將D2送入輸出移位寄存器，并將D2舉辦反復左移1位運算，反復右移M次，得到實際的丈量值。

2.3 AFE與SAR ADC的匹配中間級設計（高精度跟從器）